引脚中文：

    CLK：串行接口时钟脉冲，在其下降沿将DATA端的数据锁入串行接口电路。
    LOAD：串行接Vl电路负载控制信号，当该端低电平时，串行接口电路中的8位二进制数将并行输入该控制字所选择的输入锁存器(Latch)中。
    DATA：数据信号输入端，从此端可输入被转换的二进制数据。
    LDAC：加载DAC信号。当其为低电平时，4个DAC锁存器均处于直通(NN)状态，此时TLC5620C工作于单缓冲模式；当其由低电平跳变到高电平时，4个DAC锁存器均同时锁存各自数据输入锁存器送来的待转换的数据，这种用LDAC控制信号锁存数据的方式称为双缓冲方式。
    REFA、REFB、REFC和REFD：分别为4路参考基准电压输入端。
    OUTA、OUTB、OUTC和OUTD：电压输出端。
    VDD：+5V电源端。
    GND：接地端。

主要特点:
带有3线总线串行控制功能。
4路8位数模转换功能。
带有输入锁存器和DAC锁存器。
输出电压最大值可以是参考电压的1～2倍。

    工作原理
   它包含4个独立的8位数／模转换器，每一路均具有两级缓冲器，即输入锁存器(Latch)和DAC锁存器(Latch)、一个输出量程开关、一个8位DAC电路以及一个电压输出电路。对TLC5620C的编程可通过对串行控制字中的RNG位置1或清0来实现，其输出电压的最大值可以是外加参考电压的1～2倍。输入输出电路均为射极跟随器。TLC5620C的内部带有一个串行接口电路。通过该串行接口，外部微处理器只需要进行3线总线连接便可编程实现8位数／模转换。
    TLC5620C的工作时序分为单缓冲和双缓冲两种方式。当LDAC为低电平时，芯片工作于单缓冲方式，此方式只由LOAD控制DAC的更新，其工作时序如图所示。在每个时钟脉冲(CLK)的下降沿，系统将DATA输入端的一位二进制数移入串行控制电路。最先移入的两位A1、A0是4通道DAC的编码，00～11分别代表DACA～DACD，RNG可选取0或1，以决定输出电压的量程；其次输入的是8位二进制数，输入方式为高位在前；最后，装载信号有效。当LOAD为低电平时，串行接口电路中的8位二进制数将并行输入到该控制字所选择的输入锁存器(Latch)中，同时更新对应的DAC产生新的输出电压。