主要特点
    ●  CPU采用VLIW(Very Long Instruction Word)结构，由多个并行运行的执行单元组成，可在单个时钟周期内同时执行多达8条32位长度的指令，包括2条乘法指令、6条算术指令，具有独立的指令通路和数据通路，指令周期可达4ns。
    ●片内带有256KB的程序存储器，由片内程序区控制器(PMC)控制，具有256bit的数据通道，可同时取出8条32位的程序指令，并支持DMA存取；128KB的片内数据存储器由片内数据区控制器(DMC)控制，分为两个存储块，可同时存取2个32位数据，并支持DMA存取。

    ●  32位外部存储器接口EMIF(External Memory Interface)，数据总线宽度为32bit，可寻址4GB，可与目前几乎所有类型的存储器直接接口，数据吞吐能力最高可达1Gbyte／s。
    ●4个相互独立的直接存储器访问通道DMA(Direct Memory Access)和1个辅助DMA通道，可在没有CPU参与的情况下完成存储空间的高速数据搬移，可进行多帧传输和单通道分割操作，传输的优先级和数据的字长均可进行编程，并且具有自动初始化，事件同步和中断反馈等功能，极其灵活方便。
    ●  具有32bit的扩展总线，支持与异步外设、异步／同步FIF0、PCI桥以及外部主控处理器的接口。同时还提供了一个灵活的总线仲裁机制，可以内部进行仲裁，也可以由外部逻辑完成，与PCI接口的数据传输速度可达l33Mbytes／s。
    ●3个多通道缓冲串口McBSP(Multi—channel Buffered Serial Port)，全双工通信，双缓冲数据寄存器，收发独立的帧信号和时钟信号，可利用DMA服务，可支持Tl／El帧协议、MVIP、H．100等多种帧方式，可与128个通道进行收发。
    ●2个32位定时器，可用来实现事件计数、事件定时、产生脉冲信号、CPU中断信号、DMA同步事件等。
    ●  芯片内核电压为1.5V，I／O电压为3．3V。
    ●JTAG端口支持，支持边界扫描测试方式。
    ●可提供最多32个中断。
    ●  可采用C语言和汇编语言。具有良好的设计和调试环境。
    ●可编程的芯片自举方式。
    ●可编程的Power-DOWFl逻辑。
    ●  内置锁相环PLL，可设置在不同的时钟频率下工作。

    TMS320C6202B采用BGA封装，有两种封装形式：一种为GJL-352脚封装，27mmX 27mm，另一种为GLS-384脚封装，18mmX18mm。其中GJL-352的引脚封装如图所示。

 

(1)时钟／锁相环部分
  CLKIN：时钟输入。
  CLKOUTl：时钟输出，以工作频率输出。
  CLKOUT2：时钟输出，以工作频率的一半输出，用于
同步存储器接口。
    CLKMODE0～CLKMODEl：设置芯片的工作频率，
可选择xl或X4两种方式。
    PLLV、PLLF、PLLG：锁相环外接引脚，可设置相应
的倍频频率。
    (2)JTAG仿真部分
    TMS：JTAG测试口模式选择。
    TD0：JTAG测试口数据输出。
    TDl：JTAG测试口数据输入。
    TCK：JTAG测试口时钟。
    TRST：JTAG测试口复位。
    EMU0、EMUl：JTAG测试口仿真引脚。
    (3)复位和中断部分
    RESET：芯片复位引脚。
    NMl：不可屏蔽中断引脚。
    EXT—INT7 EXT—INT4：可屏蔽中断引脚。

IACK：中断应答。
INUM0～INUM3：作为输出，指示当前中断。
PD：POWER-DOWN逻辑设置。
(4)扩展总线部分
XCLKIN：输入，来自与扩展总线相接的主机口的同步时钟。
XFCLK：输出，与扩展总线相接的FIF0接口的所需时钟。
XD31～XD0：扩展总线的数据线，其中有些引脚在芯片复位时起设置作用。
XCE3～XCE0：扩展总线存储器空间使能信号。
XBE3～XBE0：扩展总线的字节使能控制信号，可设置数据为8、16、32位有效。
XOE：扩展总线I／0口输出使能。
XRE：扩展总线I／O口读使能。
XWE：扩展总线I／O口写使能。
XCS：来自与扩展总线相接的主机口的片选信号。
XAS：与扩展总线相接的主机口的地址触发信号。
XCNTL：输入，与扩展总线相接的主机口的控制信号，控制选择数据寄存器或者扩展总线。
XW／R：扩展总线相接的主机口的读／写使能信号。
XRDY：扩展总线相接的主机口准备好信号(高)或者扩展总线I／O口准备好信号(低)。
XBl。AST：指示扩展总线相接的主机口进行最后一次传输。
XBOFF：指示DSP已释放扩展总线。
XHOLD：指示要求使用总线。
XHOLDA：指示允许使用总线。
(5)EMIF部分
CE3～CE0：存储器空间使能信号。
BE3~BE0：字节使能控制信号。
EA21～EA2：外部存储器空间地址总线。
ED31～ED0：外部存储器空间数据总线。
ARE：外部异步存储器读使能。
AOE：外部异步存储器输出使能。
AWE：外部异步存储器写使能。
ARDY：外部异步存储器准备好信号。
SDAl0：  SDRAM地址线10。
SDCAS(SSADS)：SDRAM列地址触发信号(或SBSRAM地址触发信号)。
SDRAS(SSOE)：SDRAM行地址触发信号(或SBSRAM输出使能)。
SDWE(SSWE)：SDRAM写使能(或SBSRAM写使能)。
HOLD：输入，外部要求使用总线。
HOLDA：输出，发出允许使用总线信号。
(6)计时器部分
TOUT0(TOUT1)：定时器输出信号(也可做通用输出)。
TINP0(TINPl)：定时器输入信号(也可做通用输入)。
(7)DMA部分
DMAC0～DMAC3：输出，指示DMA操作完成。
(8)McBSP部分
CLKS0~CLKS3：外部时钟源(相对于DSP内部)。
CLKR0～CLKR3:接收时钟。

CLKX0～CLKX3：发送时钟。
DR0～DR3：接收数据。
DX0～DX3：发送数据。
FSR0～FSR3：接收帧同步信号。
FSX0～FSX3：发送帧同步信号。
(9)保留信号
RSV3～RsV0：DSP保留信号。
(10)其他
3．3V I／O电源信号：DVdd。
1．5V DSP核心电源信号：CVdd。
接地信号：VSS

  结构原理
  TMS320C62028的功能框图如图7-5—2所示，它具有256K内部程序存储器和l28K内部数据存储器、4个DMA通道、32位的EMIF接口和32位的扩展总线，以及3个多通道缓冲串口，每个串口可支持多达256个通道。

  应用电路
  高速实时图像处理是C62028的一个典型应用。C62028具有8个处理单元，数据总线与地址总线完全独立，可同时执行8条32位指令，处理能力达2000MIPS，远远高于普通计算机的处理能力，因此能够胜任高速实时图像处理。以包形式发送的未解压和未处理的高速图像信号进入接收系统，经过高速FIF0缓冲后以DMA突发方式传人DSP C62028的外部大容量存储器SDRAM，C6202对此原始数据进行解压，找出图像帧的同步，并进行处理，将处理后的数据存入片内存储器，并通过PCI总线控制器PCI9054以DMA突发方式传人计算机实时显示