Q0～O7(Qb-h）：并行数据输出，其输出值是刚接收到的数据，而且随CKR变化而同步变化。
  SC／D(Qa)：特殊字符／数据指示，该脚表明接收的数据类型，SC／D为高电平表明接收的内容是控制码(特殊字符)；为低电平表明接收到的是数据字符。
  RVS(Qj)：接收违例字符指示，该脚为高电平表明在接收数据流中检测到违例字符；低电平表明检测到错误码。在BIST方式下，若RVS为低电平，表明发送器、接收器以及链接线路等构成的整个系统工作正常。
    RDY：输出数据准备好，该脚为负脉冲表明已经接收到一个新数据，并且已准备好传送；在接收到空字符时，RDY不出现负脉冲。在BIST方式下，RDY只在每次测试循环中的最后一个读字符出现时为高电平，其余时间保持低电平。
    CKR：读数据输出，它是一个读字节数据时钟信号，其频率和相位与输入的串行数据流保持一致。
    A／B：串行数据输入选择端，它是PECLl00K类型的输入端，若该脚为高电平，INA端将连接到移位寄存器，INA上的输入信号有效并进行译码；若为低电平，选INB端
    INA+：串行数据输入端(INB-)。
INB(INB+)：状态输入，即可作为单端方式的PECL接收端(INB)，也可作为差分对的正半端(INB+)。
    SI：状态输入，即可作为单端PECL状态监控输入(SI)，也可作为INB差分的负半端(INB-)。
    SO：状态输出，主要将sI转换为TTL信号
    RF：帧同步允许。
    REFCLK：参考时钟，时钟／数据同步锁相环的一个参考时钟。
    MoDE：译码方式选择。该脚接地时采用8B／10B译码方式；接Vcc时采用旁通方式；悬空时，其内部上拉电阻使该脚的电平为Vcc／2，此时为工本测试方式。
    BISTEN：内置自测试允许。若将该脚置低电平，则设置为内置测试方式。
    VCCN：输出驱动电路供电电源。
    Vccq：内部电路供电电源。
   GND：地。

主要特点
●与CYTB923配套使用时，有3种传输速率的器件可供选择。
●  采用28脚s0IC／PLCC／Lcc封装。
●+5V电源供电，功率650mW。

工作原理
(1)结构特点
CY7B933接收芯片主要包括2对PECL串行输入接口、PECL／TTL电乎转换器、时钟同步器、成帧器、移位器、译码寄存器、译码器、输出寄存器和测试逻辑等几部分。图所示是其内部结构框图。
    cY7B933中的INB(INB+)输入和SI(INB-)输入功能是由SO输出脚上的连接方式决定的，若不需要PECLL／TLL转换，可将SO输出脚接到VCC。利用内置检测电路可以检测到这种连接方式，并可将这两个输入脚置为INB±输入(即差分接收串行数据输入)；若需要进行PECL／TLL转换，则应在S0输出端连接一个TLL负载，此时的INB+输入即为INB(单端ECL-100K型串行数据输入)。INB一则可作为SI(单端ECK-100K型状态)输入，而SO即是sI转换成TLL电平时的输出信号。

    成帧器可用于检查输入的位流和寻找字节的边界，从而实现帧同步(字符同步)。成帧器中的组合逻辑滤波器可用于寻找X3．230协议中定义的特殊字符(K28．5)，一旦该字符找到，时钟同步单元中的位汁数器将被同步复位，以开始同步接收数据，并将串行数据位流准确地重组成字符帧。
    输出寄存器用于保持译码后恢复的数据(Q0～Q7)、SC／D和RVS)，以便在相应的输出脚输出。在BIST方式下，这个寄存器还可作为线性反馈移位寄存器，以产生512字节的伪随机码。
    测试逻辑包括BIST工作方式的初始化及控制逻辑，以及用于测试方式时的时钟分配多工器和译码器控制逻辑等。