ＬＶＤＳ信号的双六位和单六位的区别谁知道？-家电-数据之家

关于液晶平的接口板信号分为ＬＶＤＳ．ＴＴＬ信号传输方式，但同时他们又分单六位和双六位之分，不知这单六位和双六位的含义，谁能给我解释一下
---------------------------------
现在的液晶显示屏普遍采用LVDS接口，那么什么是LVDS呢？ LVDS（Low Voltage Differential Signaling)即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至 2V，因此它还能满足未来应用的需要。此技术基于 ANSI/TIA/EIA-644 LVDS 接口标准。 LVDS 技术拥有 330mV 的低压差分信号 (250mV MIN and 450mV MAX) 和快速过渡时间。这可以让产品达到自 100 Mbps 至超过 1 Gbps 的高数据速率。此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。 LVDS 技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速 TTL 信号线路以提供窄式高速低功耗 LVDS 接口。这些芯片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。 LVDS 解决方案为设计人员解决高速 I/O 接口问题提供了新选择。 LVDS 为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。更先进的总线 LVDS (BLVDS)是在LVDS 基础上面发展起来的，总线 LVDS (BLVDS) 是基于 LVDS 技术的总线接口电路的一个新系列，专门用于实现多点电缆或背板应用。它不同于标准的 LVDS，提供增强的驱动电流，以处理多点应用中所需的双重传输。 BLVDS 具备大约 250mV 的低压差分信号以及快速的过渡时间。这可以让产品达到自 100 Mbps 至超过 1Gbps 的高数据传输速率。此外，低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的 +/-1V 共模范围和热插拔器件。 BLVDS 产品有两种类型，可以为所有总线配置提供最优化的接口器件。两个系列分别是：线路驱动器和接收器和串行器/解串器芯片组。总线 LVDS 可以解决高速总线设计中面临的许多挑战。 BLVDS 无需特殊的终端上拉轨。它无需有源终端器件，利用常见的供电轨（3.3V 或 5V），采用简单的终端配置，使接口器件的功耗最小化，产生很少的噪声，支持业务卡热插拔和以 100 Mbps 的速率驱动重载多点总线。总线 LVDS 产品为设计人员解决高速多点总线接口问题提供了一个新选择。附件：摘要：介绍了LVDS（低电压差分信号）技术的原理和应用，并讨论了在单板和系统设计中应用LVDS时的布线技巧。关键词： LVDS PCB设计１ LVDS介绍 LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而定。而ＧLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图１。 LVDS在两个标准中定义。IEEE P1596.3(1996年３月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。 LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。图２给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。 LVDS驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过 100Ω的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过１０ｍ。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个 TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗。并减少传输媒质和接口数，降低设备复杂性。 LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+ 2.4V。２ LVDS系统的设计 LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。 2.1 PCB板 (A）至少使用４层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；（B）使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上，最好将TTL和LVDS信号放在由电源／地层隔离的不同层上；（C）使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端；（D）使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源／地层管脚放置；（E）电源层和地层应使用粗线，不要使用50Ω布线规则；（F）保持PCB地线层返回路径宽而短；（G）应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系统的地层；（H）使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。 2.2 板上导线（A）微波传输线（microstrip）和带状线（stripline）都有较好性能；（B）微波传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；（C）带状线在信号间提供了更好的屏蔽。 2.3 差分线（A）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于１０ｍｍ），这样能减少反射并能确保耦合到的噪声为共模噪声；（B）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射；（C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；（D）尽量减少过孔和其它会引起线路不连续性的因素；（E）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替；（F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。 2.4 终端（A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻来产生正常工作的差分电压；（B）最好使用精度１～2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以滤去共模噪声。 2.5 未使用的管脚所有未使用的LVDS接收器输入管脚悬空，所有未使用的LVDS和TTL输出管脚悬空，将未使用的TTL发送／驱动器输入和控制／使能管脚接电源或地。 2.6 媒质（电缆和连接器）选择（A）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连续性；（B）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好；（C）电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m～10m之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到，距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。 2.7 在噪声环境中提高可靠性设计 LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限，如图3所示。图中R1、R3是可选的外接电阻，用来提高噪声容限，R2≈100Ω。当然，如果使用内嵌在芯片中的LVDS收发器，由于一般都有控制收发器是否工作的机制，因而这种悬置不会影响系统。３应用实例 LVDS技术目前在高速系统中应用的非常广泛，本文给出一个简单的例子来看一下具体的连线方式。加拿大PMC公司的DSLAM（数字用户线接入模块）方案中，利用LVDS技术实现点对点的单板互联，系统结构可扩展性非常好，实现了线卡上的高集成度，并且完全能够满足业务分散、控制集中带来的大量业务数据和控制流通信的要求。图４描述了该系统线卡与线卡之间、线卡与背板之间的连线情形，使用的都是单工方式，所以需要两对线来实现双向通信。图中示出了三种不同连接方式，从上到下分别为：存在对应连接芯片；跨机架时实现终端匹配；同层机框时实现终端匹配。在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差较大的影响。
---------------------------------
随着互联网日趋普及，各式各样的通信设备也日渐受到消费者的欢迎，令数据传输的需求急剧增加。此外，数字电视、高分辨率电视及彩色图像均需要更高的频宽。因此，系统设计工程师必须依靠模拟技术设计电路系统及支持数据传输。低电压差分信号传输技术(简称LVDS)便是这样的一种模拟技术，工程师可以利用这种技术设计混合信号系统。LVDS采用高速模拟电路技术，可确保铜导线能够支持千兆位以上的数据传输。　LVDS的发展不断衍生出各种新技术，而新技术的面世又进一步将LVDS的应用范围扩大。总线低电压差分信号传输(BLVDS)技术便是第一种由LVDS衍生出来的，其优点是确保利用低电压差分方式传输的信号可获双向及多站式配置的支持。本文着重介绍LVDS技术。　　低电压差分信号传输是一种通用的接口标准，适用于高速数据传输。ANSI/TIA/EIA-644-1995 标准规定需采用物理层为电子接口。这个标准只规定驱动器及接收器的电学特性，至于协议、互连或连接器等方面的技术资料，这个标准并无作出任何规定，只让个别应用方案各自设定有关的技术规格。LVDS标准的工作组只决定电学特性，以确保LVDS能成为一个多用途接口标准。因此工程师设计采用LVDS芯片的应用方案时也应参考相关的协议及互连标准。　　你若需要达到100Mbps或以上的数据传输速度，LVDS便是你的理想解决方案。不同市场上均有许多不同的应用方案需要采用LVDS以支持数据传输。有关应用方案包括：用于数据传送的可堆栈集线器，用于通讯的无线基地台及异步传输模式(ATM)交换器，计算机用的平面显示器及服务器，接口设备如打印机及数字复印机，工业用高分辨率显示器，以及汽车用的平面显示器。　　以上述的应用方案来说，系统内及系统之间的资料均以极高的速度进行传输。我们称系统内的数据传输为"系统内的方式"。这是LVDS解决方案的主要用途。在系统之间进行的数据传输则称为"系统之间的方式"。这种传输方式需要符合 IEEE 1394、Fibre Channel、以及千兆位以太网等标准通信协议。若采用系统间的协议进行系统内的数据传输，软/硬件方面的成本开支便太昂贵，因此设计简单而成本较低的LVDS链接便成为极具吸引力的另类选择。LVDS解决方案除了可以支持电路板内的数据传输外，也可确保电路板、模块、机架、机柜或机箱与机箱之间可以进行数据传输。传输介质包括铜缆或印制电路板(PCB)电路。　　预计在不久的将来， LVDS 也可支持新制定的通信协议，确保系统之间可以互相通信。　　低电压信号具有快速的位传输率、较低的功率以及更少的噪声干扰等优点。基于这三个原因，我们必须采用低电压信号。　　系统设计工程师一向采用全摆幅的CMOS及LVTTL逻辑电路，但随着位传输率的提高，这些解决方案显得毫无吸引力。LVDS甚至将电压摆幅减低至300mV左右，以加强这方面的优势。许多人以为降低电压摆幅会减低噪声容限。为了提高抗噪声干扰能力及噪声容限，LVDS便采用差分信号传输技术。差分信号不会受共模噪声的干扰，共模噪声是系统噪声的主要来源。　　由于逻辑状态之间只有300mV的电压差别，因此电压变化极快。另一优点是即使信号的电位迅速转变，但转换速率(slew rate)不会加快。由于转变速度减慢，辐射场的强度也大幅减弱。此外，由于转变速度减慢，传输路线阻抗不连续性的反射也不会成为大问题，有助减低电波辐射量及串音的干扰。　　由于低电压摆幅可以减低终端电阻器的电压，因此可减低其功率消耗，换言之，也有助减低整体的功耗。　　图1所显示的电路结构与LVDS物理层结构相同。驱动器只有一个电源，最高的电流输出大约只有3mA，而开关盒则提供终端电阻器的驱动电流。这个差分驱动器采用奇数模式(odd-mode)的传输方式，换言之，等量及方向相反的电流分别在传输线路上传送。电流会重新回流到双绞线内，加上电流环路面积较小，因此产生最少电磁干扰。电源将供电加以限制，以免转变时产生突变电流。由于并无突变电流出现，因此数据传输速度高达1.5Gbps，但又不会大幅增加功耗。此外，恒流驱动器的输出可以容许传输线路出现短路情况或接地，而且即使这样也不会产生散热上的问题。　　差分接收器是一款高阻抗芯片，可以检测小至20mV的差分信号，然后将这些信号放大，以至达到标准逻辑电位。由于差分信号具有1.2V的典型驱动器补偿电压，而接收器可以接受由接地至2.4V的输入电压，因此可以抑制高达±1V来自传输线路的共模噪声。此外，LVDS驱动器及接收器可以带电插入，因为恒流式驱动不会对系统造成任何损害。接收器的另一优点是其高度安全性，当输入引脚均处于浮动状态时，接收器的安全功能可以防止输出出现振荡。 LVDS系统的优点　　LVDS应用方案的优点包括可支持高速数据传输、省电、抑制噪声、成本低廉、以及可以采用较高集成度的技术。以几毫瓦的功率进行千兆位以上的传输，恰好概括了LVDS应用方案的优点。　　低摆幅电压有助于系统发挥更高效能，图2显示出低摆幅电压这个优点。例如，信号电位在333内出现300mV的变化时，其转换速率只有0.9V/ns，比一般可以接受的1V/ns标准转换速率还低，而1V/ns是专为减低信号失真及串音干扰而制定的标准转换速率。假若你采用上升及下降时间不超过位宽度2/3的旧标准，具有333PPS转变时间的信号才能以1Gbps以上的速度进行传输。　　系统的其它功能如数据串行、时钟编码、以及低偏斜等也可为系统提供支持，确保性能可以充分发挥。若要通过电缆或PCB线路传送并行数据及其时钟，偏斜会成为一个大问题。这个问题涉及数据的相位关系，而且由于时钟以不同的速度在链路内传输，因此部分时钟可能会遗失。但由于LVDS应用方案能够将并行数据串联成为内含时钟的高速信号，而时钟可以连同数据一并在同一差分双绞线内传输，因此便不会有偏斜的问题出现。接收器利用复原的时钟及数据取出相位已对准数据校正的嵌入式时钟。　　开放式LVDS显示接口(OpenLDI)芯片组是充分表现LVDS效能的好例子。这款芯片组可支持24位的彩色以及高达5Gbps的传输率。这个传输率只采用8对数据及1对时钟。这款芯片组可以将48位的TTL接口串行为8对，然后在接收器内将之解串，也可支持高达112MHz的TTL时钟速率。为了能够提供这个时钟速率，每一LVDS数据信道要将6条TTL线路及一个直流电平衡位串行为一对高速LVDS数据。这对LVDS数据以784Mbps的速度进行作业，数据传输率达672Mbps。OpenLDI芯片组也能以低至33Mbps的TTL位速率进行作业。　　由于这款芯片组集成了多个特殊功能，因此可以支持长达 10 米的电缆。有关功能包括发送器预强调(Preemphasis)、直流平衡编码、以及电缆解偏斜。在这些功能的支持之下，FPD-Link链路互连的长度及频宽得以扩大，使需要较长电缆的平面监视器也可采用LVDS技术。　　图3显示的眼图是录自一条5米长电缆的末端，记录位置在OpenLDI芯片组的发送器及接收器之间。发送器负责在电缆上驱动伪随机位序列(PRBS)，而接收器则负责复原有关信号。光标显示位宽度达 1.275 ns，亦即表示数据传输率达 784 Mbps。8 对资料的每一对均以这个原始数据传输率进行传输，使整体频宽接近 6.3 Gbps。这个数据传输率包括直流平衡的额外时间，令实际的有效载量频宽达 5.38 Gbps。　　低功率是 LVDS 技术的主要优点，根据负载功率的计算数字所显示，3.3mA乘以100W终端电阻器的330mV压降，其乘积显示LVDS的负载功率消耗只有1.1mW。　　LVDS比准ECL的供电电流为低。DS90C031芯片可与准ECL41L的四差分线路驱动器引脚兼容，而且其耗电量比准ECL少十六倍，因此是取代ECL驱动器芯片的理想解决方案。　　此外，由于LVDS技术本身的功率消耗较低，因此无需添加散热器或采用特别封装，有助减低千兆位信号传输的系统成本，这是LVDS技术的另一优点。　　LVDS产生较少电磁干扰，因为其电压摆幅较低、边缘速率较慢，而且采用奇数模式差分信号，以及恒流驱动器只输出极少量电流突变，所以 LVDS 产生较少电波辐射。　　差分信号抗干扰能力很强。这些干扰有来自电动马达的电感辐射，也有来自邻近传输线路的串音干扰。当差分传输线路紧密耦合一起时，所产生的电感信号属于共模噪声。换而言之，这种噪声将会以共模电压形式在接收器输入系统中出现。　　差分接收器只会对正及负输入之间的相差作出反应，因此当噪声同时在正及负输入信号一同出现时，输入差分信号的振幅便不会受到影响。这个共模噪声抑制功能也可抑制不同电源供应、基板、及接地弹跳所产生的噪声。　　LVDS平板显示器链接标准显示LVDS拥有低噪声的特色，最适用于笔记本及掌上型计算机的液晶显示器。平板显示器链接将大量的显示数据从笔记本计算机传送到平板显示器。系统设计工程师若要利用双绞线或软性电路将高速资料输入平板显示器链接之内，便必须解决电磁干扰的问题。由于LVDS技术的抗电磁干扰能力比其它接口技术更为优越，因此已成为工程师的首选方案。　　LVDS只需一个简单的终端电阻器，工程师更可将这个电阻器内建于芯片之内，若以成本比较，内建电阻器的设计比专为每一传输线路装设多个电阻器及电容器的设计更节省成本。　　由于一般的LVDS芯片均内含串行器及解串器，所以能够将许多并行位信号串联为串行高速数据流，然后加以处理，令电缆、连接器及PCB等方面的成本开支节省约 50%，比并行互连方式更优越。　　FPD-Link芯片组也是另一个好例子，显示采用 LVDS 有助节省系统成本。这款芯片组通过多任务作业方式，将18或24位宽的红绿蓝(RGB)总线以及V同步、H同步和数据控制线路缩减为4对或5对数据串。这4对或5对低成本的链路可以通过链接将数据传输到平板显示器，然后在平板显示器内进行多任务解码。互联链路一般长约8cm~40cm，并采用低成本的软性电路或双绞线电缆。　　我们最后要谈的 LVDS 优点是应用集成技术的能力。由于厂商可以利用标准的CMOS工艺技术装设高速的LVDS电路，因此复杂的数字功能可以轻易集成到LVDS的模拟电路之内，这是一个重大的优点。这种将串行器及解串器集成在同一芯片内的做法显示混合信号 LVDS 芯片将日渐普及，成为新一代技术的发展趋势。　　LVDS的低功耗特性容许每一芯片有多条信道。例如，工程师可以将 128 位的片上并行总线串行为8条差分信道。这种较窄的链路可以大幅减低引脚数目以及链路的整体成本。　　图4是几幅示波器的真实扫迹图，图中显示预强调的效果及直流平衡。示波器扫迹图显示出现在 10 米电缆末端的位转换信号的差分波形。下半部分的两个示波器显示采用连续模式的扫迹图，以便显示直流平衡电路作用后的位信号转换过程。

共有1条家电页次：1/1

分页：

9 1 :

发布人：-----	【大中小】·【推荐好友】·【打印】·【顶部】